要想得到零邊沿時(shí)間的理想方波，理論上是需要無窮大頻率的頻率分量。如果比較高只考慮到某個(gè)頻率點(diǎn)處的頻率分量，則來出的時(shí)域波形邊沿時(shí)間會(huì)蛻化，會(huì)使得邊沿時(shí)間增大。例如，一個(gè)頻率為500MHz的理想方波，其5次諧波分量是2500M,如果把5次諧波以內(nèi)所有分量成時(shí)域信號(hào)，貝U其邊沿時(shí)間大概是0.35/2500M=0.14ns,即140ps。

我們可以把數(shù)字信號(hào)假設(shè)為一個(gè)時(shí)間軸上無窮的梯形波的周期信號(hào)，它的傅里葉變換

對(duì)應(yīng)于每個(gè)頻率點(diǎn)的正弦波的幅度，我們可以勾勒出虛線所示的頻譜包絡(luò)線， 可以看到它有兩個(gè)轉(zhuǎn)折頻率分別對(duì)應(yīng)1/材和1/”（刁是半周期，。是邊沿時(shí)間）

從1/叫轉(zhuǎn)折頻率開始，頻譜的諧波分量是按I/?下降的，也就是-40dB/dec （-40分貝每 十倍頻，即每增大十倍頻率，諧波分量減小100倍）。可以看到相對(duì)于理想方波，從這個(gè)頻 率開始，信號(hào)的諧波分量大大減小。 抖動(dòng)是數(shù)字信號(hào)，特別是高速數(shù)字信號(hào)重要的一個(gè)概念，越是高速的信號(hào)，其比特周期越短對(duì)于抖動(dòng)要求就嚴(yán)格；青海USB測(cè)試數(shù)字信號(hào)測(cè)試

采用并行總線的另外一個(gè)問題在于總線的吞吐量很難持續(xù)提升。對(duì)于并行總線來說， 其總線吞吐量=數(shù)據(jù)線位數(shù)×數(shù)據(jù)速率。我們可以通過提升數(shù)據(jù)線的位數(shù)來提高總線吞吐  量，也可以通過提升數(shù)據(jù)速率來提高總線吞吐量。以個(gè)人計(jì)算機(jī)中曾經(jīng)非常流行的PCI總  線為例，其**早推出時(shí)總線是32位的數(shù)據(jù)線，工作時(shí)鐘頻率是33MHz,其總線吞吐量=  32bit×33MHz;后來為了提升其總線吞吐量推出的PCI-X總線，把總線寬度擴(kuò)展到64位， 工作時(shí)鐘頻率比較高提升到133MHz,其總線吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一個(gè)對(duì)比，可以看到PCI-X由于使用了更多的數(shù)據(jù)線，其插槽更長(zhǎng)。

但是隨著人們對(duì)于總線吞吐量要求的不斷提高，這種提升總線帶寬的方式遇到了瓶頸。首先由于芯片尺寸和布線空間的限制，64位數(shù)據(jù)寬度已經(jīng)幾乎是極限了。另外，這64根數(shù)據(jù)線共用一個(gè)采樣時(shí)鐘，為了保證所有的信號(hào)都滿足其建立保持時(shí)間的要求，在PCB上布線、換層、拐彎時(shí)需要保證精確等長(zhǎng)。而總線工作速率越高，對(duì)于各條線的等長(zhǎng)要求就越高，對(duì)于這么多根信號(hào)要實(shí)現(xiàn)等長(zhǎng)的布線是很難做到的。

用邏輯分析儀采集到的一個(gè)實(shí)際的8位總線的工作時(shí)序，可以看到在數(shù)據(jù)從0x00跳變到0xFF狀態(tài)過程中，這8根線實(shí)際并不是精確一起跳變的。 四川數(shù)字信號(hào)測(cè)試銷售廠數(shù)字信號(hào)處理系統(tǒng)經(jīng)歷了單片DSP處理器、多片DSP處理器并行工作的架構(gòu)模式。

采用前向時(shí)鐘的總線因?yàn)橛袑ｉT的時(shí)鐘通路，不需要再對(duì)數(shù)據(jù)進(jìn)行編解碼，所以總線效率一般都比較高。還有一個(gè)優(yōu)點(diǎn)是線路噪聲和抖動(dòng)對(duì)于時(shí)鐘和數(shù)據(jù)線的影響基本是一樣的(因?yàn)樽呔€通常都在一起),所以對(duì)系統(tǒng)的影響可以消除到小。

嵌入式時(shí)鐘的電路對(duì)于線路上的高頻抖動(dòng)非常敏感，而采用前向時(shí)鐘的電路對(duì)高頻抖動(dòng)的敏感度就相對(duì)小得多。前向時(shí)鐘總線典型的數(shù)據(jù)速率在500Mbps～12Gbps.

在前向時(shí)鐘的拓?fù)淇偩€中，時(shí)鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣，也就是通常所說的DDR方式。使用DDR采樣的好處是時(shí)鐘線和數(shù)據(jù)線在設(shè)計(jì)上需要的帶寬是一樣的，任何設(shè)計(jì)上的局限性(比如傳輸線的衰減特性)對(duì)于時(shí)鐘和數(shù)據(jù)線的影響是一樣的。

前向時(shí)鐘在一些關(guān)注效率、實(shí)時(shí)性，同時(shí)需要高吞吐量的總線上應(yīng)用比較，比如DDR總線、GDDR總線、HDMI總線、Intel公司CPU互連的QPI/UPI總線等。

對(duì)于典型的3.3V的低電壓TTL(LVTTL)信號(hào)來說，判決閾值的下限是0.8V,判決閾 值的上限是2.0V。正是由于判決閾值的存在，使得數(shù)字信號(hào)相對(duì)于模擬信號(hào)來說有更高的 可靠性和抗噪聲的能力。比如對(duì)于3.3V的LVTTL信號(hào)來說，當(dāng)信號(hào)輸出電壓為0V時(shí)， 只要噪聲或者干擾的幅度不超過0.8V,就不會(huì)把邏輯狀態(tài)由0誤判為1;同樣，當(dāng)信號(hào)輸出  電壓為3.3V時(shí)，只要噪聲或者干擾的幅度不會(huì)使信號(hào)電壓低于2.0V,就不會(huì)把邏輯狀態(tài)  由1誤判為0。

從上面的例子可以看到，數(shù)字信號(hào)抗噪聲和干擾的能力是比較強(qiáng)的。但也需要注意，這 個(gè)“強(qiáng)”是相對(duì)的，如果噪聲或干擾的影響使得信號(hào)的電壓超出了其正常邏輯的判決區(qū)間，數(shù)字信號(hào)也仍然有可能產(chǎn)生錯(cuò)誤的數(shù)據(jù)傳輸。在許多場(chǎng)合，我們對(duì)數(shù)字信號(hào)質(zhì)量進(jìn)行分析和 測(cè)試的基本目的就是要保證其信號(hào)電平在進(jìn)行采樣時(shí)滿足基本的邏輯判決條件。 模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換；

時(shí)域數(shù)字信號(hào)轉(zhuǎn)換得到的頻域信號(hào)如果起來，則可以復(fù)現(xiàn)原來的時(shí)域信號(hào)。

描繪了直流頻率分量加上基頻頻率分量與直流頻域分量加上基頻和3倍頻頻率分量，以及5倍頻率分量成的時(shí)域信號(hào)之間的差別，我們可以看到不同頻域分量的所造成的時(shí)域信號(hào)邊沿的差別。頻域里包含的頻域分量越多，這些頻域分量成的時(shí)域信號(hào)越接近 真實(shí)的數(shù)字信號(hào)，高頻諧波分量主要影響信號(hào)邊沿時(shí)間，低頻的分量影響幅度。當(dāng)然，如果 時(shí)域數(shù)字信號(hào)轉(zhuǎn)變岀的一個(gè)個(gè)頻率點(diǎn)的正弦波都疊加起來，則可以完全復(fù)現(xiàn)原來的時(shí)域 數(shù)字信號(hào)。其中復(fù)原信號(hào)的不連續(xù)點(diǎn)的震蕩被稱為吉布斯震蕩現(xiàn)象。 數(shù)字信號(hào)的建立/保持時(shí)間（Setup/Hold Time）;江蘇數(shù)字信號(hào)測(cè)試推薦貨源

高速數(shù)字接口原理與測(cè)試；青海USB測(cè)試數(shù)字信號(hào)測(cè)試

建立時(shí)間和保持時(shí)間加起來的時(shí)間稱為建立/保持時(shí)間窗口，是接收端對(duì)于信號(hào)保持在 同一個(gè)邏輯狀態(tài)的**小的時(shí)間要求。數(shù)字信號(hào)的比特寬度如果窄于這個(gè)時(shí)間窗口就肯定無 法同時(shí)滿足建立時(shí)間和保持時(shí)間的要求，所以接收端對(duì)于建立/保持時(shí)間窗口大小的要求實(shí) 際上決定了這個(gè)電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片，很短的建 立時(shí)間、保持時(shí)間就可以保證電路可靠工作，而工作速率低一 些的芯片則會(huì)要求比較長(zhǎng)的建 立時(shí)間和保持時(shí)間。

另外要注意的是， 一個(gè)數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對(duì)于 建立/保持時(shí)間的要求，輸出端的上升時(shí)間過緩、輸出幅度偏小、信號(hào)和時(shí)鐘中有抖動(dòng)、信號(hào) 有畸變等很多因素都會(huì)消耗信號(hào)建立/保持時(shí)間的裕量。因此一個(gè)數(shù)字電路能夠達(dá)到的比較高數(shù)據(jù)傳輸速率與發(fā)送芯片、接收芯片以及傳輸路徑都有關(guān)系。

建立時(shí)間和保持時(shí)間是數(shù)字電路非常重要的概念，是接收端可靠信號(hào)接收的**基本要 求，也是數(shù)字電路可靠工作的基礎(chǔ)?？梢哉f，大部分?jǐn)?shù)字信號(hào)的測(cè)量項(xiàng)目如數(shù)據(jù)速率、信號(hào) 幅度、眼圖、抖動(dòng)等的測(cè)量都是為了間接保證信號(hào)滿足接收端對(duì)建立時(shí)間和保持時(shí)間的要 求，在以后章節(jié)的論述中我們可以慢慢體會(huì)。 青海USB測(cè)試數(shù)字信號(hào)測(cè)試

深圳市力恩科技有限公司總部位于深圳市南山區(qū)南頭街道南聯(lián)社區(qū)中山園路9號(hào)君翔達(dá)大廈辦公樓A201，是一家一般經(jīng)營(yíng)項(xiàng)目是：儀器儀表的研發(fā)、租賃、銷售、上門維修；物聯(lián)網(wǎng)產(chǎn)品的研發(fā)及銷售；無源射頻產(chǎn)品的研發(fā)及銷售；電子產(chǎn)品及電子元器件的銷售；儀器儀表、物聯(lián)網(wǎng)、無源射頻產(chǎn)品的相關(guān)技術(shù)咨詢；軟件的研發(fā)以及銷售，軟件技術(shù)咨詢服務(wù)等。的公司。力恩科技擁有一支經(jīng)驗(yàn)豐富、技術(shù)創(chuàng)新的專業(yè)研發(fā)團(tuán)隊(duì)，以高度的專注和執(zhí)著為客戶提供實(shí)驗(yàn)室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀。力恩科技致力于把技術(shù)上的創(chuàng)新展現(xiàn)成對(duì)用戶產(chǎn)品上的貼心，為用戶帶來良好體驗(yàn)。力恩科技創(chuàng)始人劉亮，始終關(guān)注客戶，創(chuàng)新科技，竭誠(chéng)為客戶提供良好的服務(wù)。