DDR5的接收端容限測試

前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測試以驗(yàn)證接收均衡器和CDR在惡劣 信 號 下 的 表 現(xiàn) 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調(diào)整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測試中不曾涉及的。 用于 DDR、DDR2、DDR3、DDR4 調(diào)試和驗(yàn)證的總線解碼器。北京DDR一致性測試PCI-E測試

DDR時鐘總線的一致性測試

DDR總線參考時鐘或時鐘總線的測試變得越來越復(fù)雜，主要測試內(nèi)容可以分為兩方面：波形參數(shù)和抖動。波形參數(shù)主要包括：Overshoot（過沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時間）和FallTime（下降時間）；高低時間；DutyCycle（占空比失真）等，測試較簡單，在此不再贅述。抖動測試則越來越復(fù)雜，以前一般只是測試Cycle-CycleJitter（周期到周期抖動），但是當(dāng)速率超過533MT/S的DDR2&3時，測試內(nèi)容相當(dāng)多，不可忽略。表7-15是DDR2667的規(guī)范參數(shù)。對這些抖動參數(shù)的測試需要用軟件實(shí)現(xiàn)，比如Agilent的N5413ADDR2時鐘表征工具。測試建議用系統(tǒng)帶寬4GHz以上的差分探頭和示波器，測試點(diǎn)在DIMM上靠近DRAM芯片的位置，被測系統(tǒng)建議運(yùn)行MemoryTest類的總線加壓軟件。 湖北PCI-E測試DDR一致性測試82496 DDR信號質(zhì)量的測試方法、測試裝置與測試設(shè)備與流程；

DDR數(shù)據(jù)總線的一致性測試

DQS (源同步時鐘)和DQ (數(shù)據(jù))的波形參數(shù)測試與命令地址總線測試類似，比較簡 單，在此不做詳細(xì)介紹。對于DDR1, DQS是單端信號，可以用單端探頭測試；DDR2&3 DQS 則是差分信號，建議用差分探頭測試，減小探測難度。DQS和DQ波形包括三態(tài)(T特征，以及讀數(shù)據(jù)(Read Burst)、寫數(shù)據(jù)(Write Burst)的DQS和DQ的相對時序特征。在 我們測試時，只是捕獲了這樣的波形，然后測試出讀、寫操作時的建立時間和保持時間參數(shù) 是不夠的，因?yàn)閿?shù)據(jù)碼型是變化的，猝發(fā)長度也是變化的，只測試幾個時序參數(shù)很難覆蓋各 種情況，更難測出差情況。很多工程師花了一周時間去測試DDR,卻仍然測不出問題的關(guān) 鍵點(diǎn)就在于此。因此我們應(yīng)該用眼圖的方式去測試DDR的讀、寫時序，確保反映整體時序情 況并捕獲差情況下的波形，比較好能夠套用串行數(shù)據(jù)的分析方法，調(diào)用模板幫助判斷。

每個DDR芯片獨(dú)享DOS，DM信號;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號為XC2VP30 6FF1152C

得到這個設(shè)計需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計資料。一般來講，對于經(jīng)過選型的器件，為了使用這個器件進(jìn)行相關(guān)設(shè)計，需要有如下資料。

器件數(shù)據(jù)手冊Datasheet:這個是必須要有的。如果沒有器件手冊，是沒有辦法進(jìn)行設(shè)計的(一般經(jīng)過選型的器件，設(shè)計工程師一定會有數(shù)據(jù)手冊)。 DDR1 電氣一致性測試應(yīng)用軟件。

RDIMM(RegisteredDIMM,寄存器式雙列直插內(nèi)存)有額外的RCD(寄存器時鐘驅(qū)動器，用來緩存來自內(nèi)存控制器的地址/命令/控制信號等)用于改善信號質(zhì)量，但額外寄存器的引入使得其延時和功耗較大。LRDIMM(LoadReducedDIMM,減載式雙列直插內(nèi)存)有額外的MB(內(nèi)存緩沖，緩沖來自內(nèi)存控制器的地址/命令/控制等),在技術(shù)實(shí)現(xiàn)上并未使用復(fù)雜寄存器，只是通過簡單緩沖降低內(nèi)存總線負(fù)載。RDIMM和LRDIMM通常應(yīng)用在高性能、大容量的計算系統(tǒng)中。

綜上可見，DDR內(nèi)存的發(fā)展趨勢是速率更高、封裝更密、工作電壓更低、信號調(diào)理技術(shù) 更復(fù)雜，這些都對設(shè)計和測試提出了更高的要求。為了從仿真、測試到功能測試階段保證DDR信號的波形質(zhì)量和時序裕量，需要更復(fù)雜、更的仿真、測試和分析工具。

DDR測試信號問題排查；北京DDR一致性測試PCI-E測試

DDR 設(shè)計和測試解決方案；北京DDR一致性測試PCI-E測試

除了DDR以外，近些年隨著智能移動終端的發(fā)展，由DDR技術(shù)演變過來的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對功耗敏感的應(yīng)用場景，相 對于同一代技術(shù)的DDR來說會采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對于電源紋波和串?dāng)_噪 聲會更敏感，其電路設(shè)計的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會采用一些額 外的技術(shù)來節(jié)省功耗，比如根據(jù)外界溫度自動調(diào)整刷新頻率(DRAM在低溫下需要較少刷 新)、部分陣列可以自刷新，以及一些對低功耗的支持。同時，LPDDR的芯片一般體積更 小，因此占用的PCB空間更小。北京DDR一致性測試PCI-E測試

深圳市力恩科技有限公司致力于儀器儀表，是一家服務(wù)型公司。力恩科技致力于為客戶提供良好的實(shí)驗(yàn)室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀，一切以用戶需求為中心，深受廣大客戶的歡迎。公司從事儀器儀表多年，有著創(chuàng)新的設(shè)計、強(qiáng)大的技術(shù)，還有一批專業(yè)化的隊伍，確保為客戶提供良好的產(chǎn)品及服務(wù)。在社會各界的鼎力支持下，持續(xù)創(chuàng)新，不斷鑄造高質(zhì)量服務(wù)體驗(yàn)，為客戶成功提供堅實(shí)有力的支持。