什么是數(shù)字信號(DigitalSignal)

典型的數(shù)字設(shè)備是由很多電路組成來實現(xiàn)一定的功能的，系統(tǒng)中的各個部分主要通過數(shù)字信號的傳輸來進行信息和數(shù)據(jù)的交互。

數(shù)字信號通過其0、1的邏輯狀態(tài)的變化來一定的含義，典型的數(shù)字信號用兩個不同的信號電平來分別邏輯0和邏輯1的狀態(tài)(有些更復(fù)雜的數(shù)字電路會采用多個信號電平實現(xiàn)更多信息的傳輸)。真實的世界中并不存在理想的邏輯0、1狀態(tài)，所以真實情況下只是用一定的信號電平的電壓范圍來相應(yīng)的邏輯狀態(tài)。比如圖1.1中，當(dāng)信號的電壓低于判決閾值(中間的虛線部分)的下限時邏輯0狀態(tài)，當(dāng)信號的電壓高于判決閾值的上限時邏輯1狀態(tài)。 數(shù)字信號的預(yù)加重（Pre-emphasis）;通信數(shù)字信號測試銷售電話

數(shù)字信號的上升時間(Rising Time)

任何一個真實的數(shù)字信號在由一個邏輯電平狀態(tài)跳轉(zhuǎn)到另一個邏輯電平狀態(tài)時,其中間的過渡時間都不會是無限短的。信號電平跳變的過渡時間越短，說明信號邊沿越陡。我們通常使用上升時間(RisingTime)這個參數(shù)來衡量信號邊沿的陡緩程度，通常上升時間是指數(shù)字信號由幅度的10%增加到幅度的90%所花的時間(也有些場合會使用20%～80%的上升時間或其他標準)。上升時間越短，說明信號越陡峭。大部分數(shù)字信號的下降時間(信號從幅度的90%下降到幅度的10%所花的時間)和上升時間差不多(也有例外)。圖1.2比較了兩種不同上升時間的數(shù)字信號。上升時間可以客觀反映信號邊沿的陡緩程度，而且由于計算和測量簡單，所以得到的應(yīng)用。對有些非常高速的串行數(shù)字信號，如PCIe、USB3.0、100G以太網(wǎng)等信號，由于信號速率很高，傳輸線對信號的損耗很大，信號波形中很難找到穩(wěn)定的幅度10%和90%的位置，所以有時也會用幅度20%～80%的上升時間來衡量信號的陡緩程度。通常速率越高的信號其上升時間也會更陡一些(但不一定速率低的信號上升時間一定就緩),上升時間是數(shù)字信號分析中的一個非常重要的概念，后面我們會反復(fù)提及和用到這個概念。 廣東數(shù)字信號測試波形參數(shù)測試室數(shù)字信號測試常用的測量方法，隨著數(shù)字信號速率的提高，波形參數(shù)的測量方法越來越不適用了。

這種并/串轉(zhuǎn)換方法由于不涉及信號的編解碼，結(jié)構(gòu)簡單，效率較高，但是需要收發(fā)端進行精確的時鐘同步以控制信號的復(fù)用和解復(fù)用操作，因此需要專門的時鐘傳輸通道，而且串行信號上一旦出現(xiàn)比較大的抖動就會造成串/并轉(zhuǎn)換的錯誤。

因此，這種簡單的并/串轉(zhuǎn)換方式一般用于比較關(guān)注傳輸效率的芯片間的短距離互連或者一些光端機信號的傳輸中。另外，由于信號沒有經(jīng)過任何編碼，信號中可能會出現(xiàn)比較長的連續(xù)的0或者連續(xù)的1,因此信號必須采用直流耦合方式，收發(fā)端一旦存在比較大的共?；虻卦肼?，會嚴重影響信號質(zhì)量，因此這種并/串轉(zhuǎn)換方式用于電信號傳輸時或者傳輸速率不太高(通常<1Gbps),或者傳輸距離不太遠(通常<50cm)的場合。

采用同步時鐘的電路減少了出現(xiàn)邏輯不確定狀態(tài)的可能性，而且可以減小電路和信號布線時延的累積效應(yīng)，所以在現(xiàn)代的數(shù)字系統(tǒng)和設(shè)備中***采用。采用同步電路以后，數(shù)字電路就以一定的時鐘節(jié)拍工作，我們把數(shù)字信號每秒鐘跳變的比較大速率稱為信號的數(shù)據(jù)速率(BitRate),單位通常是bps(bitspersecond)或者bit/s。大部分并行總線的數(shù)據(jù)速率和系統(tǒng)中時鐘的工作頻率一致，比如某51系列單片機工作在11.0592MHz時鐘下，其數(shù)據(jù)線上的數(shù)據(jù)速率就是11.0592Mbps;也有些特殊的場合采用DDR方式(DoubleDataRate)采樣，數(shù)據(jù)速率是其時鐘工作頻率的2倍，比如某DDR4內(nèi)存芯片，其工作時鐘是1333MHz,其數(shù)據(jù)速率是2666Mbps。還有些高速傳輸?shù)那闆r，比如PCle、USB3.0、SATA、RapidIO、100G以太網(wǎng)等總線，時鐘信息是通過編碼嵌入在數(shù)據(jù)流中，這種情況下雖然在外部看不到有專門的時鐘傳輸通道，但是其工作起來仍然有特定的數(shù)據(jù)速率。抖動是數(shù)字信號，特別是高速數(shù)字信號重要的一個概念，越是高速的信號，其比特周期越短對于抖動要求就嚴格；

需要注意的是，采用8b/10b編碼方式也是有缺點的，比較大的缺點就是8bit到10bit的編碼會造成額外的20%的編碼開銷，所以很多10Gbps左右或更高速率的總線不再使用8b/10b編碼方式。比如PCIe1.0和PCIe2.0的總線速率分別為2.5Gbps和5Gbps,都是采用8b/10b編碼，而PCle3.0、PCle4.0、PCle5.0的總線速率分別達到8Gbps、16Gbps和32Gbps,并通過效率更高的128b/130b的編碼結(jié)合擾碼的方法來實現(xiàn)直流平衡和嵌入式時鐘。另一個例子是FibreChannel總線，1xFC、2xFC、4xFC、8xFC的數(shù)據(jù)速率分別為1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b編碼，而16xFC 、32xFC 的數(shù)據(jù)速率分別  為14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b編碼方式。64b/66b編碼在 10G和100G以太網(wǎng)中也有廣泛應(yīng)用。數(shù)字 信號處理系統(tǒng)的基本組成；電氣性能測試數(shù)字信號測試DDR測試

數(shù)字信號帶寬、信道帶寬、信息速率、基帶、頻帶的帶寬；通信數(shù)字信號測試銷售電話

偽隨機碼型(PRBS)

在進行數(shù)字接口的測試時，有時會用到一些特定的測試碼型。比如我們在進行信號質(zhì)量測試時，如果被測件發(fā)送的只是一些規(guī)律跳變的碼型，可能不了真實通信時的惡劣情況，所以測試時我們會希望被測件發(fā)出的數(shù)據(jù)盡可能地隨機以惡劣的情況。同時，因為這種數(shù)據(jù)流很多時候只是為了測試使用的，用戶的被測件在正常工作時還是要根據(jù)特定的協(xié)議發(fā)送真實的數(shù)據(jù)流，因此產(chǎn)生這種隨機數(shù)據(jù)碼流的電路比較好盡可能簡單，不要額外占用太多的硬件資源。那么怎么用簡單的方法產(chǎn)生盡可能隨機一些的數(shù)據(jù)流輸出呢?首先，因為真正隨機的碼流是很難用簡單的電路實現(xiàn)的，所以我們只需要生成盡可能隨機的碼流就可以了，其中常用的一種數(shù)據(jù)碼流是PRBS(PseudoRandomBinarySequence,偽隨機碼)碼流。PRBS碼的產(chǎn)生非常簡單，圖1.21是PRBS7的產(chǎn)生原理，只需要用到7個移位寄存器和簡單的異或門就可以實現(xiàn)。 通信數(shù)字信號測試銷售電話