由于真正的預(yù)加重電路在實(shí)現(xiàn)時(shí)需要有相應(yīng)的放大電路來增加跳變比特的幅度，電路  比較復(fù)雜而且增加系統(tǒng)功耗，所以在實(shí)際應(yīng)用時(shí)更多采用去加重的方式。去加重技術(shù)不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類似的信號(hào)波形。 圖 1.29是對(duì)一個(gè)10Gbps的信號(hào)進(jìn)行-3.5dB的去加重后對(duì)頻譜的影響。可以看到，去加  重主要是通過壓縮信號(hào)的直流和低頻分量(長(zhǎng)0 或者長(zhǎng) 1  的比特流),從而改善其在傳輸過  程中可 能造成的對(duì)短0或者短1 比特的影響。數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)流程；天津數(shù)字信號(hào)測(cè)試

需要注意的是，采用8b/10b編碼方式也是有缺點(diǎn)的，比較大的缺點(diǎn)就是8bit到10bit的編碼會(huì)造成額外的20%的編碼開銷，所以很多10Gbps左右或更高速率的總線不再使用8b/10b編碼方式。比如PCIe1.0和PCIe2.0的總線速率分別為2.5Gbps和5Gbps,都是采用8b/10b編碼，而PCle3.0、PCle4.0、PCle5.0的總線速率分別達(dá)到8Gbps、16Gbps和32Gbps,并通過效率更高的128b/130b的編碼結(jié)合擾碼的方法來實(shí)現(xiàn)直流平衡和嵌入式時(shí)鐘。另一個(gè)例子是FibreChannel總線，1xFC、2xFC、4xFC、8xFC的數(shù)據(jù)速率分別為1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b編碼，而16xFC 、32xFC 的數(shù)據(jù)速率分別  為14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b編碼方式。64b/66b編碼在 10G和100G以太網(wǎng)中也有廣泛應(yīng)用。四川數(shù)字信號(hào)測(cè)試價(jià)目表數(shù)字信號(hào)抖動(dòng)的成因（Root Cause of Jitter）;

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室

  數(shù)字信號(hào)測(cè)試方法：

需要特別注意，當(dāng)數(shù)字信號(hào)的電壓介于判決閾值的上限和下限之間時(shí)，其邏輯狀態(tài)是不 確定的狀態(tài)。所謂的“不確定”是指如果數(shù)字信號(hào)的電壓介于判決閾值的上限和下限之間， 接收端的判決電路有可能把這個(gè)狀態(tài)判決為邏輯0,也有可能判決為邏輯1。這種不確定是  我們不期望的，因此很多數(shù)字電路會(huì)盡量避免用這種不確定狀態(tài)進(jìn)行信號(hào)傳輸，比如會(huì)用一  個(gè)同步時(shí)鐘只在信號(hào)電平穩(wěn)定以后再進(jìn)行采樣。

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機(jī)就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時(shí)具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時(shí)序比較簡(jiǎn)單，電路實(shí)現(xiàn)起來比較容易；但是缺點(diǎn)也是非常明顯的，比如并行總線的信號(hào)線數(shù)量非常多，會(huì)占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實(shí)現(xiàn)小型化，特別是如果要用電纜進(jìn)行遠(yuǎn)距離傳輸時(shí)，由于信號(hào)線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 數(shù)字信號(hào)有哪些出來方式；

 采用AC耦合方式的另一個(gè)好處是收發(fā)端在做互連時(shí)不用太考慮直流偏置點(diǎn)的互相影響， 互連變得非常簡(jiǎn)單，對(duì)于熱插拔的支持能力也更好。

(3)有利于信號(hào)校驗(yàn)。很多高速信號(hào)在進(jìn)行傳輸時(shí)為了保證傳輸?shù)目煽啃?，要?duì)接收 到的信號(hào)進(jìn)行檢查以確認(rèn)收到的信號(hào)是否正確。在8b/10bit編碼表中，原始的8bit數(shù)據(jù)總 共有256個(gè)組合，即使考慮到每個(gè)Byte有正負(fù)兩個(gè)10bit編碼，也只需要用到512個(gè)10bit 的組合。而10bit的數(shù)據(jù)總共可以有1024個(gè)組合，因此有大約一半的10bit組合是無效的 數(shù)據(jù)，接收端一旦收到這樣的無效組合就可以判決數(shù)據(jù)無效。另外，前面介紹過數(shù)據(jù)在傳輸 過程中要保證直流平衡， 一旦接收端收到的數(shù)據(jù)中發(fā)現(xiàn)違反直流平衡的規(guī)則，也可以判決數(shù) 據(jù)無效。因此采用8b/10b編碼以后數(shù)據(jù)本身就可以提供一定的信號(hào)校驗(yàn)功能。需要注意的是，這種校驗(yàn)不是足夠可靠，因?yàn)槔碚撋线€是可能會(huì)有幾個(gè)bit在傳輸中發(fā)生了錯(cuò)誤，但 是結(jié)果仍然符合8b/10b編碼規(guī)則和直流平衡原則。因此，很多使用8b/10b編碼的總線還 會(huì)在上層協(xié)議上再做相應(yīng)的CRC校驗(yàn)(循環(huán)冗余校驗(yàn))。 什么是模擬信號(hào)？數(shù)字信號(hào)？天津數(shù)字信號(hào)測(cè)試

數(shù)字信號(hào)上升時(shí)間是示波器中進(jìn)行上升時(shí)間測(cè)量例子，光標(biāo)交叉點(diǎn)指示出上升時(shí)間測(cè)量的起始點(diǎn)和結(jié)束點(diǎn)的位置；天津數(shù)字信號(hào)測(cè)試

要想得到零邊沿時(shí)間的理想方波，理論上是需要無窮大頻率的頻率分量。如果比較高只考慮到某個(gè)頻率點(diǎn)處的頻率分量，則來出的時(shí)域波形邊沿時(shí)間會(huì)蛻化，會(huì)使得邊沿時(shí)間增大。例如，一個(gè)頻率為500MHz的理想方波，其5次諧波分量是2500M,如果把5次諧波以內(nèi)所有分量成時(shí)域信號(hào)，貝U其邊沿時(shí)間大概是0.35/2500M=0.14ns,即140ps。

我們可以把數(shù)字信號(hào)假設(shè)為一個(gè)時(shí)間軸上無窮的梯形波的周期信號(hào)，它的傅里葉變換

對(duì)應(yīng)于每個(gè)頻率點(diǎn)的正弦波的幅度，我們可以勾勒出虛線所示的頻譜包絡(luò)線， 可以看到它有兩個(gè)轉(zhuǎn)折頻率分別對(duì)應(yīng)1/材和1/”（刁是半周期，。是邊沿時(shí)間）

從1/叫轉(zhuǎn)折頻率開始，頻譜的諧波分量是按I/?下降的，也就是-40dB/dec （-40分貝每 十倍頻，即每增大十倍頻率，諧波分量減小100倍）?？梢钥吹较鄬?duì)于理想方波，從這個(gè)頻 率開始，信號(hào)的諧波分量大大減小。 天津數(shù)字信號(hào)測(cè)試