經(jīng)編織帶機(jī)的其他配套設(shè)備
康特勒毛巾機(jī):高效與品質(zhì)并行的毛巾制造
壓紗板經(jīng)編機(jī):原理、應(yīng)用與發(fā)展
經(jīng)編織帶機(jī)的分類科普
經(jīng)編機(jī)針織帶機(jī)的工作原理及其在行業(yè)中的應(yīng)用
經(jīng)編機(jī)穿紗器的使用方法及其行業(yè)重要性
經(jīng)編地拖毛圈機(jī):結(jié)構(gòu)、原理、使用與維護(hù)的多方面解析
經(jīng)編機(jī)脫圈板:織出高效與質(zhì)量的保障
壓紗板經(jīng)編機(jī)在紡織行業(yè)中的應(yīng)用
如何安裝脫圈板:經(jīng)編機(jī)織物的守護(hù)者
數(shù)字信號(hào)的時(shí)域和頻域
數(shù)字信號(hào)的頻率分量可以通過(guò)從時(shí)域到頻域的轉(zhuǎn)換中得到。首先我們要知道時(shí)域是真實(shí)世界,頻域是更好的用于做信號(hào)分析的一種數(shù)學(xué)手段,時(shí)域的數(shù)字信號(hào)可以通過(guò)傅里葉變換轉(zhuǎn)變?yōu)橐粋€(gè)個(gè)頻率點(diǎn)的正弦波的。這些正弦波就是對(duì)應(yīng)的數(shù)字信號(hào)的頻率分量。假如定義理想方波的邊沿時(shí)間為0,占空比50%的周期信號(hào),其在傅里葉變換后各頻率分量振幅。
可見(jiàn)對(duì)于理想方波,其振幅頻譜對(duì)應(yīng)的正弦波頻率是基頻的奇數(shù)倍頻(在50%的占空比下)。奇次諧波的幅度是按1"下降的(/是頻率),也就是-20dB/dec(-20分貝每十倍頻)。 數(shù)字 信號(hào)處理系統(tǒng)的基本組成;遼寧數(shù)字信號(hào)測(cè)試
采用前向時(shí)鐘的總線因?yàn)橛袑iT(mén)的時(shí)鐘通路,不需要再對(duì)數(shù)據(jù)進(jìn)行編解碼,所以總線效率一般都比較高。還有一個(gè)優(yōu)點(diǎn)是線路噪聲和抖動(dòng)對(duì)于時(shí)鐘和數(shù)據(jù)線的影響基本是一樣的(因?yàn)樽呔€通常都在一起),所以對(duì)系統(tǒng)的影響可以消除到小。
嵌入式時(shí)鐘的電路對(duì)于線路上的高頻抖動(dòng)非常敏感,而采用前向時(shí)鐘的電路對(duì)高頻抖動(dòng)的敏感度就相對(duì)小得多。前向時(shí)鐘總線典型的數(shù)據(jù)速率在500Mbps~12Gbps.
在前向時(shí)鐘的拓?fù)淇偩€中,時(shí)鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣,也就是通常所說(shuō)的DDR方式。使用DDR采樣的好處是時(shí)鐘線和數(shù)據(jù)線在設(shè)計(jì)上需要的帶寬是一樣的,任何設(shè)計(jì)上的局限性(比如傳輸線的衰減特性)對(duì)于時(shí)鐘和數(shù)據(jù)線的影響是一樣的。
前向時(shí)鐘在一些關(guān)注效率、實(shí)時(shí)性,同時(shí)需要高吞吐量的總線上應(yīng)用比較,比如DDR總線、GDDR總線、HDMI總線、Intel公司CPU互連的QPI/UPI總線等。 遼寧數(shù)字信號(hào)測(cè)試數(shù)字信號(hào)的時(shí)鐘分配(Clock Distribution);
對(duì)于一個(gè)理想的方波信號(hào),其上升沿是無(wú)限陡的,從頻域上看 它是由無(wú)限多的奇數(shù)次諧波構(gòu)成的,因此一個(gè)理想方波可以認(rèn)為是無(wú)限多奇次正弦諧波 的疊加。
但是對(duì)于真實(shí)的數(shù)字信號(hào)來(lái)說(shuō),其上升沿不是無(wú)限陡的,因此其高次諧波的能量會(huì)受到 限制。比如圖1.3是用同一個(gè)時(shí)鐘芯片分別產(chǎn)生的50MHz和250MHz的時(shí)鐘信號(hào)的頻 譜,我們可以看到雖然兩種情況下輸出時(shí)鐘頻率不一樣,但是信號(hào)的主要頻譜能量都集中在 5GHz以內(nèi),并不見(jiàn)得250MHz時(shí)鐘的頻譜分布就一定比50MHz時(shí)鐘的大5倍。
很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機(jī)就采用了8根并行數(shù)據(jù)線和16根地址線;CPU的鼻祖——Intel公司的8086微處理器——**初推出時(shí)具有16根并行數(shù)據(jù)線和16根地址線;
現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時(shí)序比較簡(jiǎn)單,電路實(shí)現(xiàn)起來(lái)比較容易;但是缺點(diǎn)也是非常明顯的,比如并行總線的信號(hào)線數(shù)量非常多,會(huì)占用大量的引腳和布線空間,因此芯片和PCB的尺寸很難實(shí)現(xiàn)小型化,特別是如果要用電纜進(jìn)行遠(yuǎn)距離傳輸時(shí),由于信號(hào)線的數(shù)量非常多,使得電纜變得非常昂貴和笨重。 數(shù)字此案好的上升時(shí)間(Rising Time);
數(shù)字信號(hào)的上升時(shí)間(Rising Time)
任何一個(gè)真實(shí)的數(shù)字信號(hào)在由一個(gè)邏輯電平狀態(tài)跳轉(zhuǎn)到另一個(gè)邏輯電平狀態(tài)時(shí),其中間的過(guò)渡時(shí)間都不會(huì)是無(wú)限短的。信號(hào)電平跳變的過(guò)渡時(shí)間越短,說(shuō)明信號(hào)邊沿越陡。我們通常使用上升時(shí)間(RisingTime)這個(gè)參數(shù)來(lái)衡量信號(hào)邊沿的陡緩程度,通常上升時(shí)間是指數(shù)字信號(hào)由幅度的10%增加到幅度的90%所花的時(shí)間(也有些場(chǎng)合會(huì)使用20%~80%的上升時(shí)間或其他標(biāo)準(zhǔn))。上升時(shí)間越短,說(shuō)明信號(hào)越陡峭。大部分?jǐn)?shù)字信號(hào)的下降時(shí)間(信號(hào)從幅度的90%下降到幅度的10%所花的時(shí)間)和上升時(shí)間差不多(也有例外)。圖1.2比較了兩種不同上升時(shí)間的數(shù)字信號(hào)。上升時(shí)間可以客觀反映信號(hào)邊沿的陡緩程度,而且由于計(jì)算和測(cè)量簡(jiǎn)單,所以得到的應(yīng)用。對(duì)有些非常高速的串行數(shù)字信號(hào),如PCIe、USB3.0、100G以太網(wǎng)等信號(hào),由于信號(hào)速率很高,傳輸線對(duì)信號(hào)的損耗很大,信號(hào)波形中很難找到穩(wěn)定的幅度10%和90%的位置,所以有時(shí)也會(huì)用幅度20%~80%的上升時(shí)間來(lái)衡量信號(hào)的陡緩程度。通常速率越高的信號(hào)其上升時(shí)間也會(huì)更陡一些(但不一定速率低的信號(hào)上升時(shí)間一定就緩),上升時(shí)間是數(shù)字信號(hào)分析中的一個(gè)非常重要的概念,后面我們會(huì)反復(fù)提及和用到這個(gè)概念。 數(shù)字信號(hào)的波形分析(Waveform Analysis);寧夏數(shù)字信號(hào)測(cè)試調(diào)試
數(shù)字信號(hào)有哪些出來(lái)方式;遼寧數(shù)字信號(hào)測(cè)試
簡(jiǎn)單的去加重實(shí)現(xiàn)方法是把輸出信號(hào)延時(shí)一個(gè)或多個(gè)比特后乘以一個(gè)加權(quán)系數(shù)并和 原信號(hào)相加。一個(gè)實(shí)現(xiàn)4階去加重的簡(jiǎn)單原理圖。
去加重方法實(shí)際上壓縮了信號(hào)直流電平的幅度,去加重的比例越大,信號(hào)直流電平被壓縮得越厲害,因此去加重的幅度在實(shí)際應(yīng)用中一般很少超過(guò)-9.5dB。做完預(yù)加重或者去加重的信號(hào),如果在信號(hào)的發(fā)送端(TX)直接觀察,并不是理想的眼圖。圖1.31所示是在發(fā)送端看到的一個(gè)帶-3.5dB預(yù)加重的10Gbps的信號(hào)眼圖,從中可以看到有明顯的“雙眼皮”現(xiàn)象。 遼寧數(shù)字信號(hào)測(cè)試